大家都知道做PCB板就是把设计好的原理图变成一块实实在在的PCB电路板，请别小看这一过程，有很多原理上行得通的东西在工程中却难以实现，或是别人能实现的东西另一些人却实现不了，因此说做一块PCB板不难，但要做好一块PCB板却不是一件容易的事情。微电子领域的两大难点在于高频信号和微弱信号的处理，在这方面PCB制作水平就显得尤其重要，同样的原理设计，同样的元器件，不同的人制作出来的PCB就具有不同的结果，让深联软板厂来告诉你如何才能做出一块好的PCB板！ 

一、要明确设计目标 

接受到一个设计任务，首先要明确其设计目标，是普通的PCB板？高频PCB板？小信号处理PCB板？还是既有高频率又有小信号处理的PCB板？如果是普通的PCB板，只要做到布局布线合理整齐，机械尺寸准确无误即可，如有中负载线和长线，就要采用一定的手段进行处理，减轻负载，长线要加强驱动，重点是防止长线反射，当板上有超过40MHz的信号线时就要对这些信号线进行特殊的考虑，比如线间串扰等问题如果频率更高一些对布线的长度就有更严格的限制。 

根据分布参数的网络理论：高速电路与其连线间的相互作用是决定性因素在系统设计时不能忽略，随着门传输速度的提高在信号线上的反对将会相应增加相邻信号线间的串扰将成正比地增加，通常高速电路的功耗和热耗散也都很大。 

在做高速PCB时应引起足够的重视，当板上有毫伏级甚至微伏级的微弱信号时，对这些信号线就需要特别的关照。小信号由于太微弱非常容易受到其它强信号的干扰，屏蔽措施常常是必要的，否则将大大降低信噪比以致于有用信号被噪声淹没不能有效地提取出来。对板子的调测也要在设计阶段加以考虑测试点的物理位置测试点的隔离等因素不可忽略，因为有些小信号和高频信号是不能直接把探头加上去进行测量的，此外还要考虑其他一些相关因素如板子层数采用元器件的封装外形板子的机械强度等在做PCB板子前要做出对该设计的设计目标心中有数。 

二、了解所用元器件的功能对布局布线的要求 

我们知道有些特殊元器件在布局布线时有特殊的要求，比如LOTI和APH所用的模拟信号放大器模拟信号放大器对电源要求要平稳纹波小模拟小信号部分要尽量远离功率器件在OTI板上，小信号放大部分还专门加有屏蔽罩把杂散的电磁干扰给屏蔽掉NTOI板上用的GLINK芯片采用的是ECL工艺功耗大发热厉害对散热问题必须在布局时就必须进行特殊考虑若采用自然散热。 

要把GLINK芯片放在空气流通比较顺畅的地方而且散出来的热量还不能对其它芯片构成大的影响如果板子上装有喇叭或其他大功率的器件有可能对电源造成严重的污染这一点也应引起足够的重视。 

三、元器件布局的考虑元器件的布局 

首先要考虑的一个因素就是电性能把连线关系密切的元器件尽量放在一起，尤其对一些高速线布局时，就要使它尽可能地短功率信号和小信号器件要分开，在满足电路性能的前提下还要考虑元器件摆放整齐美观，便于测试板子的机械尺寸插座的位置等，也需认真考虑高速系统中的接地和互连线上的传输延迟时间，也是在系统设计时首先要考虑的因素信号线上的传输时间对总的系统速度影响很大，特别是对高速的ECL电路虽然集成电路块本身速度很高，但由于在底板上用普通的互连线每30cm线长约有2ns的延迟量带来延迟时间的增加可使系统速度大为降低。象移位寄存器同步计数器。 

这种同步工作部件最好放在同一块插件板上因为到不同插件板上的时钟信号的传输延迟时间不相等，可能使移位寄存器产主错误若不能放在一块板上，则在同步是关键的地方从公共时钟源连到各插件板的时钟线的长度必须相等，四对布线的考虑随着OTNI和星形光纤网的设计完成以后会有更多的100MHz以上的具有高速信号线的板子需要设计这里将介绍高速线的一些基本概念： 

传输线印制电路板上的任何一条长的信号通路都可以视为一种传输线。如果该线的传输延迟时间比信号上升时间短得多，那么信号上升期间所产主的反射都将被淹没不再呈现。过冲反冲和振铃对现时大多数的MOS电路来说由于上升时间对线传输延迟时间之比大得多所以走线可长以米计而无信号失真，而对于速度较快的逻辑电路，特别是超高速ECL集成电路来说，由于边沿速度的增快若无其它措施走线的长度必须大大缩短以保持信号的完整性有两种方法能使高速电路。 

在相对长的线上工作而无严重的波形失真TTL对快速下降边沿采用肖特基二极管箝位方法使过冲量被箝制在比地电位低一个二极管压降的电平上这就减少了后面的反冲幅度，较慢的上升边缘允许有过冲但它被在电平H状态下电路的相对高的输出阻抗5080所衰减此外由于电平H状态的抗扰度较大使反冲问题并不十分突出对HCT系列的器件若采用肖特基二极管箝位和串联电阻端接方法相结合其改善的效果将会更加明显。 

当沿信号线有扇出时，在较高的位速率和较快的边沿速率下上述介绍的TTL整形方法显得有些不足。因为线中存在着反射波它们在高位速率下将趋于合成从而引起信号严重失真和抗干扰能力降低。因此为了解决反射问题在ECL系统中通常使用另外一种方法线阻抗匹配法。用这种方法能使反射受到控制信号的完整性得到保证，严格他说对于有较慢边沿速度的常规TTL和CMOS器件来说传输线并不是十分需要的。对有较快边沿速度的高速ECL器件传输线也不总是需要的但是当使用传输线时它们具有能预测连线时延和通过阻抗匹配来控制反射和振荡的优点： 

1、决定是否采用传输线的基本因素有以下五个它们是1系统信号的沿速率 

2、连线距离3容性负载(扇出的多少) 

3、电阻性负载线的端接方式5允许的反冲和过冲百分比交流抗扰度的降低程度2传输线的几种类型 

(1)同轴电缆和双绞线它们经常用在系统与系统之间的连接同轴电缆的特性阻抗通常有50和75双绞线通常为1102印制板上的微带线微带线是一根带状导(信号线)与地平面之间用一种电介质隔离开如果线的厚度宽度以及与地平面之间的距离是可控制的则它的特性阻抗也是可以控制的微带线的特性阻抗Z0为式中Er为印制板介质材料的相对介电常数。 

4、为介电质层的厚度W为线的宽度t为线的厚度单位长度微带线的传输延迟时间仅仅取决于介电常数而与线的宽度或间隔无关。 

设计者的爱好和系统的要求而定，并联端接线的主要优点是系统速度快和信号在线上传输完整无失真长线上的负载，既不会影响驱动长线的驱动门的传输延迟时间，又不会影响它的信号边沿速度，但将使信号沿该长线的传输延迟时间增大在驱动大扇出时负载可经分支短线沿线分布而不象串联端接中那样必须把负载集总在线的终端串联端接方法使电路有驱动几条平行负载线的能力串联端接线。由于容性负载所引起的延迟时间增量约比相应并联端接线的大一倍而短线则因容性负载使边沿速度放慢和驱动门延迟时间增大但是串联端接线的串扰比并联端接线的要小其主要原因是沿串联端接线传送的信号幅度。 

仅仅是二分之一的逻辑摆幅因而开关电流也只有并联端接的开关电流的一半信号能量小串扰也就小，二PCB板的布线技术做PCB时是选用双面板还是多层板要看最高工作频率和电路系统的复杂程度以及对组装密度的要求来决定在时钟频率超过200MHZ时，最好选用多层板如果工作频率超过350MHz最好选用以聚四氟乙烯作为介质层的印制电路板。因为它的高频衰耗要小些，寄生电容要小些传输速度要快些，还由于Z0较大而省功耗。对印制电路板的走线有如下原则：要求所有平行信号线之间要尽量留有较大的间隔，以减少串扰如果有两条相距较近的信号线最好在两线之间走一条接地线这样可以起到屏蔽作用。 

(2)设计信号传输线时要避免急拐弯以防传输线特性阻抗的突变而产生反射，要尽量设计成具有一定尺寸的均匀的圆弧线印制线的宽度可根据上述微带线和带状线的特性阻抗计算公式计算印制电路板上的微带线的特性阻抗一般在50120之间要想得到大的特性阻抗线宽，必须做得很窄但很细的线条又不容易制作综合各种因素考虑一般选择68左右的阻抗值比较合适，因为选择68的特性阻抗可以在延迟时间和功耗之间达到最佳平衡一条50的传输线将消耗更多的功率较大的阻抗固然可以使消耗功率减少，但会使传输延迟时间。 

憎大由于负线电容会造成传输延迟时间的增大和特性阻抗的降低，但特性阻抗很低的线段单位长度的本征电容比较大，所以传输延迟时间及特性阻抗受负载电容的影响较小。具有适当端接的传输线的一个重要特征是分枝短线对线延迟时间应没有什么影响。当Z0为50时分枝短线的长度必须限制在25cm以内以免出现很大的振铃。 

5、对于双面板或六层板中走四层线，电路板两面的线要互相垂直以防止互相感应产主串扰。 

6、印制板上若装有大电流器件如继电器指示灯喇叭等它们的地线最好要分开单独走以减少地线上的噪声，这些大电流器件的地线应连到插件板和背板上的一个独立的地总线上去，而且这些独立的地线还应该与整个系统的接地点相连接。

ps:部分图片来源于网络，如有侵权，请联系我们删除