软板厂了解到，随着高频高速电子产品的快速发展，信号传输过程更容易出现反射、串扰等信号完整性问题，且频率越高、传输速率越快，信号损耗越严重，如何降低信号在传输过程中的损耗、保证信号完整性是高频高速PCB发展中的巨大挑战。

在高速PCB设计中，阻抗匹配显得尤为重要，为减少在高速信号传输过程中的反射现象，必须在信号源、接收端以及传输线上保持阻抗的匹配。

一般而言，单端信号线的阻抗取决于它的线宽以及与参考平面之间的相对位置。特性阻抗要求的差分对间的线宽/线距则取决于选择的PCB叠层结构。

柔性电路板厂了解到，由于最小线宽和最小线距是取决于PCB类型以及成本要求，受此限制，选择的PCB叠层结构必须能实现板上的所有阻抗需求，包括内层和外层、单端和差分线等。对于PCB工厂而言，有阻抗线的板我们俗称为阻抗板。

阻抗影响因素
 

在高速PCB的设计中，有经验的工程师，对PCB材料及工艺制程有一定的了解，知道影响阻抗的相关参数，会提前通过阻抗软件，如Si9000或华秋DFM，选择相应的阻抗模型进行阻抗计，从而得出PCB的阻抗匹配。但是真正要做到预计的特性阻抗或实际控制在预计的特性阻抗值的范围内（常规是±10%以内），只有通过PCB生产加工过程的管理与控制才能达到。

从PCB制造的角度来讲，影响阻抗的关键因素主要有：

介质厚度（h）： 增加介质厚度可以提高阻抗，降低介质厚度可以减小阻抗；对多层板而言，介质厚度取决于PP片及芯板的厚度。

线宽（w）：阻抗与线宽成反比，线宽越大，阻抗越小。一般而言，阻抗线在生产过程中线宽公差要控制到5%-10%

铜厚（t）：减小线厚可增大阻抗，增大线厚可减小阻抗，线的完成铜厚，跟选用的基材铜箔及电镀过程有关。

介电常数（Er）：不同的板材，介电常数会有区别。增加介电常数，可减小阻抗，减小介电常数可增大阻抗。

阻焊厚度（c）：印上阻焊会使外层阻抗减少。正常情况下印刷一遍阻焊可使单端下降2欧姆，可使差分下降8欧姆，印刷2遍下降值为一遍时的2倍，当印刷3次以上时，阻抗值不再变化。

从以上因素可以看出，受限于电子产品的外观、线路导通、信号稳定性及散热性能等影响，一般而言，工程师设计出的PCB，层数、板厚、铜厚、尺寸相对是固定的，从而可看出生产出的PCB阻抗要与设计的阻抗匹配，并控制公差在±10以内，可调整的参数主要是线宽、芯板铜箔厚度、PP片介电常数、及叠层结构。

叠层设计基本原则
 

FPC厂了解到，对于PCB板厂，一般会跟2-3家材料品牌厂家合作，选择几种类型的PP，及芯板铜箔做为PCB的原材料，根据工厂的制程能力、生产工艺来做叠层设计，并匹配相应阻抗。通常而言，不同的叠层结构，可做多种阻抗匹配，最终选用哪种阻抗匹配，取决于PCB布线是否合理、信号之间干扰大小等等，也受限于最终的PCB成本，线宽过小，埋盲孔等都会影响最终的成本。